7.2: Схема декодера
- Page ID
- 30019
Реалізація декодера заснована на ідеї про те, що всі можливі комбінації вихідних даних із заданого набору входів можуть генеруватися за допомогою операцій І над комбінаціями вхідних і інвертованих вхідних бітів. Наприклад, для двох бітів A і B всі можливі комбінації бітів - 00, 01, 10 і 11, або A'B ', A'B, AB' та AB.
Розглянемо декодер на малюнку 7.1.2, який має два входи і 4 виходи. Реалізація цього декодера приведена на рис\(\PageIndex{1}\). Є 2 вхідні лінії, які розділені на 4 лінії, 2 нормальні і 2 інвертовані. Ці 4 лінії надсилаються до 4 воріт І, кожен з яких і виробляє вихід для одного і тільки одного значення з вхідних рядків 2.

Це показує, що декодер - це схема, яка перераховує всі значення з вхідних бітів шляхом розділення їх на окремі вихідні рядки. Декодер 3-до-8 матиме вхідні біти 3, які використовуватимуть елементи І і НЕ для отримання 8 виходів (000, 001, 010, 011, 100, 101, 110 та 111). Реалізація декодера від 3 до 8 залишається як вправа.
