7.1: Вступ
- Page ID
- 30027
Декодери - це схеми, які розбивають n-бітовий вхід на 2 n окремих вихідних ліній. Наприклад, декодер може розбити 2-бітовий код операцій на 4 окремі операції. Код операції повідомляє процесору, які операції виконувати. 2-бітний код операції узагальнено в наступній таблиці. Тут код 00 відповідає операції ADD, 01 відповідає, SUB і т.д.
|
Код |
Операція |
|
00 |
ДОДАТИ |
|
01 |
СУБ |
|
10 |
МУЛ |
|
11 |
ДІВ |
Блок управління (CU) процесора розбиває двійкове число вниз, щоб кожна операція відповідала рівно одній контрольній лінії. Це називається декодером 2-4, оскільки вхідні біти 2 перетворюються на вихідні лінії 4. Схема декодера для реалізації цього КУ показана на малюнку нижче.

Більшість процесорів підтримують набори інструкцій, які набагато більші, ніж просто ADD/SUB/MUL/DIV, і, таким чином, декодер 2-4 не такий поширений, однак принципи, які використовуються для створення декодера 2-to-4, однакові, навіть коли розмір декодера стає більшим. У цій главі буде розглянуто лише декодер 2-to-4. Більші декодери будуть розглянуті у вправах в кінці глави.
